何庭波最新论文再谈EUV受限，AI算力自主的“另寻出路”会指向哪里

9月4日，华为半导体负责人何庭波再次在中科院科技论文预发布平台ChinaXiv更新论文，这次的主题聚焦在一颗"本该烧毁"的堆叠芯片上。论文试图解释一个看似矛盾的现象：为什么把大量晶体管垂直堆叠、单位面积热量密度大幅上升的芯片，反而能做到更省电。何庭波给出的核心判断并不复杂——过去我们对芯片功耗的关注，大多集中在"计算"本身，却低估了数据在芯片内部"移动"所消耗的能量。用她论文里的比喻来说，一个人工作日消耗的能量，并不主要来自坐在办公桌前工作的那几个小时，通勤同样消耗巨大。芯片也是如此，晶体管完成计算需要能量，数据在晶体管、模块和不同电路之间长距离传输，同样需要能量。

从"计算功耗"转向"移动功耗"

何庭波这篇论文的出发点，是对行业惯性思维的纠偏。如果问芯片工程师未来最重要的方向是什么，3D集成很可能会得到大量答案；但如果追问什么可能最终阻碍3D集成，很多有经验的工程师会给出同一个答案——热。原因并不难理解：把更多晶体管堆进同一块面积，单位面积产生的功率最终都会转化为热量；而在垂直堆叠结构中，下层晶体管的热量还要穿过上层材料才能散出去。一旦热量无法及时排出，芯片温度升高，频率、功耗和可靠性都会跟着受影响。

但何庭波认为，这里面藏着一个容易被忽略的问题。芯片消耗的能量，并不只来自计算本身，还来自数据在内部的长距离搬运。重构电路结构、缩短信号传输距离、压缩传输延迟，把"时间维度"的优化转化为性能、功耗和温控的突破——这正是"韬定律"试图开辟的路径。换句话说，3D堆叠之所以可能更省电，不是因为折叠本身神奇，而是因为折叠缩短了数据移动的路径，让"通勤"成本大幅下降。

EUV受限下的"另寻出路"

这篇论文的发布时机，让外界很难不把它和华为在先进光刻设备上的处境联系起来。无法获取最先进的光刻设备，意味着在传统工艺微缩路径上，华为必须接受物理层面的现实约束。而"韬定律"从提出到持续更新，本质上是在回答同一个问题：当最先进的制造工具不可得时，算力性能还能从哪里挤出来？

答案指向三个方向。其一是工艺层面的替代，通过3D堆叠、先进封装等手段，在同样甚至更落后的制程节点上，用空间换性能、用架构换能效；其二是架构层面的重构，把优化重点从晶体管计算转移到数据传输，通过缩短信号路径来降低功耗、提升效率；其三是生态层面的配套，包括与之相适应的设计工具链、EDA流程和产业链协同。这三个方向并非彼此独立，而是相互咬合——新的架构需要新的设计工具支撑，新的工艺需要产业链上下游同步调整。

值得注意的是，何庭波在论文中给出的判断标准颇具深意：这条定律未来十年的评判标准，不会是折叠堆叠跑得多快，而是它们奔跑时燃耗多低。把"能耗"而非"速度"作为核心标尺，既是技术路径的选择，也暗含对现实约束的清醒认知。在无法依赖最先进制程的情况下，能效比可能比绝对性能更具战略价值。

算力自主的产业逻辑

对关注国产AI算力的人来说，"韬定律"的持续更新释放的信号值得细品。AI训练和推理场景与智能手机场景有本质不同——AI工作负载面对的并非单颗芯片，而是数百乃至数千颗芯片像一台机器一样协同运行。过去十年，AI系统的总算力大约增长了六个数量级，这种规模效应放大了功耗问题的严重性。一颗芯片省下的每一瓦电，在万卡集群里都会被乘以成千上万倍。

从这个角度看，华为在"韬定律"上的投入，与其说是技术论文的学术探索，不如说是为AI算力自主铺设的一条现实路径。当先进制程工具不可得时，能效优化、架构创新和系统级协同，就成了为数不多可以自主掌控的变量。何庭波在论文中说"τ的用武之地不止一处"，这句话的潜台词或许是：在算力自主的赛道上，芯片层面的突破只是起点，围绕新架构的软件生态、工具链和产业协同，才是真正决定成败的战场。

对于关注国产AI算力产业链的人来说，与其纠结于具体技术参数的细节，不如把握住这条产业逻辑的主线：在先进制造工具受限的背景下，算力性能的提升正在从"依赖工艺微缩"转向"依赖架构创新和系统优化"。谁能把功耗账算得更清楚，谁就能在算力自主的竞争中占据更有利的位置。